日本国特許庁 JAPAN PATENT OFFICE

25. 10.2004

REC'D 0 9 DEC 2004

WIPO

PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2003年10月31日

出願番号 Application Number:

特願2003-373514

[ST. 10/C]:

[JP2003-373514]

出 願
Applicant(s):

株式会社半導体エネルギー研究所

PRIORITY DOCUMENT SUBMITTED OR TRANSMITTED IN

COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年11月26日





ページ: 1/E

【審類名】 特許願 【整理番号】 P007477 平成15年10月31日 【提出日】 【あて先】 特許庁長官 殿 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 【氏名】 加藤 清 【特許出願人】 【識別番号】 000153878 株式会社半導体エネルギー研究所 【氏名又は名称】 【代表者】 山崎 舜平

【手数料の表示】 【予納台帳番号】 002543

【予納台帳番号】 002543 【納付金額】 21,000円 【提出物件の目録】

 【物件名】
 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

【書類名】特許請求の範囲

【 請求項1】

外部データ入力後の最初のラッチ動作で外部から値を書き込むことができる第1レジスタ 群、及び前記第1レジスタ群を制御する制御回路を含む第1論理回路と、

外部データ入力後の最初のラッチ動作で外部から値を書き込むことができない第2レジスタ群、及び前記第1論理回路からの出力信号に基づき前記第2レジスタ群を制御する制御回路を会む第2論理回路と、

によって構成される論理プロックを複数個有する半導体集積回路の設計手法であって、

前記論理プロック間の信号線と前記第1論理回路とからなる論理回路のレイアウト及びタ イミング検証を行う第1設計手順と、

各論理プロック毎に、前記第2論理回路のレイアウト及びタイミング検証を行う第2設計 手順と、

を少なくとも有することを特徴とする半導体集積回路の設計手法。

【請求項2】

請求項1において、前記論理プロックは、外部データ入力後の最初のラッチ動作で外部から値を書き込むことができる第3レジスタ群、及び前記第3レジスタ群を制御する制御回路を含む第3論理回路と、

外部データ入力後の最初のラッチ動作で外部から値を書き込むことができない第4レジスタ群、及び前記第3論理回路からの出力信号に基づき前記第4レジスタ群を制御する制御回路を含む第4論理回路と、

によって構成される論理サブプロックを複数個有し、

前記第2設計手順は、前記論理サブブロック間の信号線と前記第3論理回路とからなる論 理同路のレイアウト及びタイミング検証を行う第3設計手順と、

各論理サプブロック毎に、前記第4論理回路のレイアウト及びタイミング検証を行う第4 設計手順とからなることを特徴とする半導体集積回路の設計手法。

【請求項3】

外部からの全ての入力信号を入力とし、外部データ入力後の最初のラッチ動作で外部から 値を書き込むことができる第1レジスタ群を動作させる第1論理回路と、

前記第1論理回路の出力信号の一部もしくは全体を入力とし、外部データ入力後の最初の ラッチ動作で外部から値を書き込むことができない第2レジスタ群を動作させる第2論理 回路と、

によって構成される論理プロックを複数個有する半導体集積回路の設計手法であって、 前記論理プロック間の信号線と前記第1論理回路とからなる論理回路のレイアウト及びタ イミング検証を行う第1設計手順と、

各論理プロック毎に、前記第2論理回路のレイアウト及びタイミング検証を行う第2設計 手順と、

を少なくとも有することを特徴とする半導体集積回路の設計手法。

【請求項4】

請求項3において、前配論理プロックは、外部からの全ての入力信号を入力とし、外部データ入力後の最初のラッチ動作で外部から値を書き込むことができる第3レジスタ群を動作させる第3論理回路と、

前記第3論理回路の出力信号の一部もしくは全体を入力とし、外部データ入力後の最初の ラッチ動作で外部から値を審き込むことができない第4レジスタ群を動作させる第4論理 同路と、

によって構成される論理サブプロックを複数個によって構成され、

前記第2設計手順は、前記論理サブブロック間の信号線と前記第3論理回路とからなる論理回路のレイアウト及びタイミング検証を行う第3設計手順と、

各論理サププロック毎に、前記第4 論理回路のレイアウト及びタイミング検証を行う第4 設計手順とからなることを特徴とする半導体集積回路の設計手法。

【請求項5】

外部データ入力後の最初のラッチ動作で外部から値を書き込むことができる第 1 レジスタ 群、及び前記第1レジスタ群を制御する制御回路を含む第1論理回路と、

外部データ入力後の最初のラッチ動作で外部から値を書き込むことができない第2レジス 夕群、及び前記第1論理回路からの出力信号に基づき前記第2レジスタ群を制御する制御 回路を含む第2論理回路と、によって構成される論理プロックを複数個有し、

前記第1論理回路と前記第2論理回路は分けて配置されていることを特徴とする半導体集 稽回路。

【請求項6】

請求項5において、前記論理ブロックは、外部データ入力後の最初のラッチ動作で外部か ら値を書き込むことができる第3レジスタ群、及び前記第3レジスタ群を制御する制御回 路を含む第3論理回路と、

外部データ入力後の最初のラッチ動作で外部から値を書き込むことができない第4レジス 夕群、及び前記第3論理回路からの出力信号に基づき前記第4レジスタ群を制御する制御 回路を含む第4論理回路と、

によって構成される論理サブプロック複数個によって構成され、

前記第3論理回路と前記第4論理回路は分けて配置されていることを特徴とする半導体集 積回路。

【請求項7】

外部からの全ての入力信号を入力とし、外部データ入力後の最初のラッチ動作で外部から 値を書き込むことができる第1レジスタ群を動作させる第1論理回路と、

前記第1論理回路の出力信号の一部もしくは全体を入力とし、外部データ入力後の最初の ラッチ動作で外部から値を書き込むことができない第2レジスタ群を動作させる第2論理 回路と、

によって構成される論理ブロックを複数個有し、

前記第1論理回路と前記第2論理回路は分けて配置されていることを特徴とする半導体集 穑回路。

【請求項8】

請求項7において、前記論理ブロックは、外部からの全ての入力信号を入力とし、外部デ ータ入力後の最初のラッチ動作で外部から値を書き込むことができる第3レジスタ群を動 作させる第3論理回路と、

前記第3論理回路の出力信号の一部もしくは全体を入力とし、外部データ入力後の最初の ラッチ動作で外部から値を書き込むことができない第4レジスタ群を動作させる第4論理 同路と、

によって構成される論理サブプロックを複数個によって構成され、

前記第3論理回路と前記第4論理回路は分けて配置されていることを特徴とする半導体集 精回路。

【請求項9】

請求項5または請求項7において、前記第1レジスタ群は、前記第1論理回路に入力され るデータ信号が論理ゲートを介さずに直接入力されるレジスタのみによって構成されるこ とを特徴とする半導体集積回路。

【請求項10】

請求項5または請求項7において、前記論理プロックは、生成する制御信号のタイミング を調整する回路を有し、かつ、該制御信号を前記論理プロック外部へ出力しないことを特 徴とする半導体集積回路。

【書類名】明細書

【発明の名称】半導体集積回路、及び半導体集積回路の設計手法 【技術分野】

[0001]

本発明は、系統的な検証が可能な半導体集積回路とその設計手法に関する。

【背景技術】

[0002]

従来のLSI設計手法として、図2のようなフローチャートが代表的である。つまり、最初にRTLモデリングと論理検証を行い、次に論理合成、レイアウト、及びタイミング検証を行ってマスクデータを完成させる。その後、試作、評価を行ってサンプル出荷を行う。検証時、評価時に見つかった問題点はそれぞれ必要な段階に戻って修正を行う。現在は、優れた論理シミュレータと論理合成ツールによって、論理的な誤りはほぼ確実に取り除くことが可能である。しかしながら、レイアウト後の寄生抵抗と容量に起因するタイミングのずれによる動作不良は、論理構成のみに起因する誤りと比較して過かに難しい。通常は、レイアウト後に寄生抵抗と容量を考慮したタイミング検証が行なわれるが、複数回に渡るレイアウト修正が必要となり設計期間が長くなるだけでなく、合わせ込み精度の問題から、設計段階では取り除けない誤りも存在する。

【発明の開示】

【発明が解決しようとする課題】

[0003]

タイミング検証時の動作不良は、例えば、配線の長い引き回しに起因する場合などが代表 的であり、広範囲に渡るレイアウト変更が必要となる場合が多い。さらに、該当する配線 容量や抵抗を低減するようにレイアウトを変更したとしても、あらたにタイミングのずれ による動作不良を生じさせる別の配線が形成される場合もある。このように、レイアウト 後の寄生抵抗と容量に起因するタイミングのずれによる動作不良は、系統的な修正が難し く、設計期間を長期化する要因であった。

[0004]

また、上記タイミングのずれによる動作不良は、近年開発の目覚しいガラス基板上のLSI設計においても、深刻な問題である。一般にガラス基板上のトランジスタは、単結晶シリコン基板上のトランジスタと比較して素子特性のパラツキが大きく、精度の高いシミュレーションが難しいことがその主原因である。従って、試作後の実チップを用いたタイミング検証が重要になるが、開発期間、コストへの影響から、系統的な修正を行う必要性がさらに高くなる。

[0005]

本発明は、このような問題点を鑑観てなされたものである。本発明は、タイミング起因の 動作不良を系統的に修正可能な半導体集積回路、及び設計手法を提供し、設計期間の短縮 を実現することを課題とする。

【課題を解決するための手段】

[0006]

論理回路におけるタイミングのずれによる動作不良の修正には、広範囲に渡るレイアウト 変更が必要な場合と、局所的なレイアウト変更で済む場合がある。例えば、長い配線による寄生容量や抵抗に起因する動作不良には、バッファを追加して駆動能力を強化すること で局所的に修正可能な場合と、配線の長さを縮小する必要から修正が広範囲に及ぶ場合と が考えられる。

[0007]

発明者は、タイミングのずれによる動作不良を系統的に扱うためには、まず修正がチップ 広範囲に渡るものか、局所的なものかを区別することが重要であり、かつ、チップ広範囲 に渡る修正が必要となる動作不良を低減することが重要であると考えた。

[0008]

なお、本発明において半導体集積回路は、通常のLSIチップ同様、複数の論理プロック

によって構成されているものとする。論理プロックは、多数の論理ゲートからなり、機能 毎にまとめられた論理回路である。レイアウトは通常、論理プロック毎に行われる。

[0009]

また、本発明において、複数の論理プロックに供給される側御信号を生成するプロックを 、他の論理プロックとは区別して、制御信号生成回路と呼ぶ。

[0010]

なお、制御信号とは、レジスタへのラッチ動作を制御する信号であり、代表的には各種ク ロック信号やリセット信号、あるいはこれらをもとに生成された信号を指す。一方、デー 夕信号とはレジスタに値が格納される各種信号である。

[0011]

上記を踏まえ、本発明の設計手法は、図3に示すような2段階に分けることを特徴とする 。通常のRTLモデリング及び論理検証の後、第1設計手順では、論理回路の細部を捨て て、例えば各論理プロックへの入力信号のみを考慮して、チップの大枠に関わるレイアウ ト及びタイミング検証を行う。また、第2設計手順では、第1設計手順で得たチップの大 枠に関わるレイアウト及び論理ブロックへの入力信号タイミングを維持しつつ、各論理ブ ロック毎にレイアウト及びタイミング設計を行う。そしてマスクデータ出し後、試作、評 価、及びサンブル出荷を行う。各検証、評価時に見つかった動作不良は、それぞれ必要な 段階に戻って修正を行う。このように、チップの大枠に関わる設計と、個々の論理ブロッ クに関わる設計の2段階構成とすることで、動作不良があった場合に、修正がチップの大 枠に関わるのか、個々の論理ブロックのみに関わるのかを判定し、系統的な修正を行うこ とができる設計手法を構築することができる。

[0 0 1 2]

そして、本発明は、第1設計手順で扱う論理回路と、第2設計手順で扱う論理回路とを以 下のように区分することを特徴とする。

[0013]

第1設計手順では、論理プロック間信号、及び各論理プロックの一部分の設計を行う。こ こで、各論理ブロックの一部分とは、各論理ブロックへの入力データ信号が伝搬して最初 にラッチされるレジスタまでを含む論理回路と、そのレジスタの制御を行う制御回路であ る。制御回路は、各論理ブロック内部で使用される他の制御信号のもととなる制御信号も 生成する。本発明では、この部分を第1論理回路、論理プロック内の他の部分を第2論理 回路と呼ぶ。また、各論理プロックへの入力データ信号が伝搬して最初にラッチされるレ ジスタ群を第1レジスタ群と呼び、第2論理回路に属するレジスタ群を第2レジスタ群と 呼ぶ。

[0014]

図1にこの様子を示す。図1において、論理ブロック101は、第1論理回路102と第 2 論理回路103によって構成され、入力データ107と入力制御信号108を入力し、 出力データ109と出力制御信号110を出力する。また、第1論理回路はラッチを含ま ない組合せ論理回路105と第1レジスタ群104と制御回路106からなる。また、第 2 論理回路は第2 レジスタ群やこれを制御する制御回路を含む(図示せず)。

[0015]

つまり、第1設計手順では、論理プロック間の信号線と各第1論理回路からなる論理回路 全体のレイアウト及びタイミング検証を行う。次に、第2設計手順では、各論理プロック 毎に独立に、第1設計手順で得られたレイアウトとタイミングに従って、第2論理回路の レイアウトとタイミング検証を行う。

[0016]

その結果、第1レジスタ群に誤った値が格納される動作不良は、第1設計手順に戻って修 正を行えばよい。この場合は複数の論理ブロックのレイアウトに関わる場合がある。一方 、第2レジスタ群のみに誤った値が格納される動作不良は、該当する論理プロックの第2 論理回路に関して

第2設計手順を行えば良い。この場合、第1設計手順の結果に変更を与えず、該当する第 出証特2004-3107344 2 論理回路以外の部分にあらたな動作不良を生じさせることがないため、局所的な修正が 可能である。このように、まずは第1レジスタ群に関わる動作不良を修正し、続いて第2 レジスタ群に関わる動作不良を修正することで、系統的な修正を行うことができる。

[0017]

また、本発明の設計手法によって作製される半導体集積回路は、各論理プロックにおいて 、第1論理回路と第2論理回路とに分かれて配置される。つまり、修正の及ぶ範囲ごとに 分けて配置されたレイアウトが実現され、その結果、効率良いレイアウトの修正が可能と なる。

[0018]

以上のようにして、設計期間の短縮を実現することができる。

[0019]

本発明の設計手法において、効率をさらに改善する方法を述べる。

[0020] 第1設計手順に起因する動作不良は、修正が複数の論理ブロックに及ぶ可能性が高いため 、このような動作不良を低減することが重要である。これを低減するには、タイミング検 証の精度をあげることが好ましく、タイミング検証時の回路規模をなるべく小さくするこ とが好ましい。例えば、ブロックへの入力データ信号を、論理ゲートを介さず直ちにレジ スタに格納する構成などが考えられる。

[0021]

また、第1設計手順に起因する動作不良であっても、局所的に修正できる構成とすること も重要である。例えば、論理プロック内の制御信号を他の論理プロックと独立にし、かつ 、各論理プロック内部で制御信号のタイミングを調整可能とする構成などが考えられる。

【発明の効果】

[0 0 2 2] 本発明の2段階の設計手法を用いることで、タイミング起因の動作不良がどの設計手順に 起因するかを判定し、系統的な修正を行うことが可能となる。また、本発明の設計手法に よって作製される半導体集積回路は、修正の及ぶ範囲で分類して、それぞれを分けて配置 されたレイアウトとなるため、効率良いレイアウトの修正が可能となる。そしてその結果 、設計期間の短縮を実現することが可能となる。

【発明を実施するための最良の形態】

[0023]

本発明の設計手法について説明する。図4に示すのは代表的な半導体集積回路のプロック

半導体集積回路401は、論理ブロック402~405、制御信号生成回路406、デー タ線407、制御線408によって構成され、入力制御信号410と入出力データ409 を入出力信号とする。各論理プロック402~405はそれぞれ、第1論理回路402a ~405aと第2論理回路402b~405bとに分けられる。勿論、論理プロックの数 やデータ線の構成は一例であって、これに限られるわけではない。

[0024]

本発明の設計手法では、まず、第1設計手順として、制御信号生成回路406、データ線 407、制御線408、及び第1論理回路402a~405aのレイアウト及びタイミン グ検証を行う。なお、制御信号生成回路406は、複数の論理プロックに供給される制御 信号を生成するブロックであるから、チップの大枠を決める第1設計手順において考慮す ることが好ましい。

[0025]

例えば、各第1論理回路及び第2論理回路に含まれる素子数から、必要となるレイアウト 面積を見積もることができる。これをもとに、制御信号生成回路406、データ線407 、制御線408、及び第1論理回路402a~405aのレイアウトを作製する。次に、 作製したレイアウトから抽出した容量と抵抗を用いて、タイミング検証を行う。ここでは 、各論理プロックへの入力直後のレジスタまでを考慮することで、複数の論理プロックに 出証特2004-3107344 関わる信号線であるデータ線407と制御線408が正常なタイミングで動作することを **検証することが目的である。**

[0026]

その結果、正常動作が検証されれば、第1設計手順は終了する。動作不良が有る場合には 、再度レイアウト及びタイミング検証を行う。

[0027]

次に、第2設計手順では、第2論理回路402b~405bのレイアウト及びタイミング 検証を行う。本設計は、各第2論理回路毎に独立に行うことができる。レイアウトは、第 1 設計手順で作製したレイアウトに接続して作製する。タイミング検証は、第1設計手順 で検証したタイミングを維持して行う。その結果、正常動作が検証されれば、第2設計手 順は終了する。動作不良が有る場合には、該当する第2論理回路に対して再度レイアウト と検証を行う。

[0028]

そして本設計手法の結果、第1論理回路と第2論理回路が分かれて配置された半導体集積 回路のレイアウトが実現される。

[0029]

このように設計されたレイアウトは、タイミングのずれによる動作不良が見つかった場合 に、系統的な修正が可能となり、設計期間の短縮を実現することができる。

[0030]

具体的には、例えば、図4に示した半導体集積回路をもとに製作した実チップの評価にお いて、論理プロック402内のレジスタに誤った値が格納される不良が見つかったとする 。その場合、不良の見つかったレジスタが、第1論理回路402a内部のレジスタ、つま り第1レジスタ群に属するのか、あるいは、第2論理回路402b内部のレジスタ、つま り第2レジスタ群に属するのか、を調べる。

[0031]

そして、第1レジスタ群に属する場合は、第1設計手順に戻って修正を行う。その場合は 複数の論理ブロックのレイアウトに関わる場合がある。一方、第2レジスタ群のみに属す る場合は、第2設計手順に戻って修正を行う。この時には、該当する第2論理回路402 bに限定して、レイアウト及びタイミング検証を行えばよい。特に、本発明は、第2論理 回路402bが第1論理回路402aとレイアウト上分かれていることが特徴であり、こ れにより、第2論理回路のみのレイアウト修正を行うことが可能となる。

[0032]

このように、まずは第1レジスタ群に関わる動作不良を修正し、続いて第2レジスタ群に 関わる動作不良を修正することで、系統的な修正を行うことができる。その結果、設計期 間の短縮を実現することが可能となる。

【実施例1】

[0033]

集積回路の規模が大きい場合には、各論理ブロックを構成する素子数が非常に多くなる。 例えば、チップ全体で100万~1000万ゲート以上といった場合には、各論理プロッ クは数十万~100万ゲート規模となる。そのような場合は、第2論理回路のみの変更で 済むケースであっても、大規模な修正となってしまう。

[0034]

集積回路の規模が大きい場合には、通常、各論理プロックはさらに複数の論理サブプロッ クによって構成される。論理サブプロックは、機能毎にまとめられた論理回路であり、レ イアウトも論理サブブロック毎に行われるのが普通である。

[0035]

本発明はこのようなサブプロック構成の集積回路に対しても、系統的な設計手法を提供す る。つまり、以下のようにして、第2設計手順を第3設計手順と第4設計手順とに分け、 第2論理回路を第3論理回路と第4論理回路とに分けるとよい。

第3設計手順では、論理サブプロック間信号、及び各論理サブプロックの一部分の設計を 行う。ここで、各論理サブブロックの一部分とは、各論理サブブロックへの入力データ信 号が伝搬して最初にラッチされるまでレジスタと、そのレジスタの制御を行う制御回路で ある。制御回路は、各論理サブブロック内部で使用される他の制御信号の基となる制御信 号も生成する。本発明は、この部分を第3論理回路、残る部分を第4論理回路と呼ぶ。ま た、各論理プロックへの入力データ信号が伝搬して最初にラッチされるレジスタ群を第3 レジスタ群と呼び、第4論理回路に属するレジスタ群を第4レジスタ群と呼ぶ。

[0037]

第3設計手順では、論理サブブロック間信号と全ての第3論理回路のレイアウトとタイミ ング検証を行う。次に、第4設計手順では、各論理サブプロック毎に独立に、第3設計手 順で得られたレイアウトとタイミングに従って、第4論理回路のレイアウトとタイミング 検証を行う。このような設計手法を用いることで、第2論理回路内部のタイミング起因の 動作不良が、第3設計手順と第4設計手順のどちら設計手順に起因するかを判定すること が可能となり、系統的な修正を行うことができる。

[0038]

図5に示すのはサブブロック構成を有する論理プロックの典型的な例である。論理ブロッ ク501は、制御線509、データ線507、508を入出力とし、第1レジスタ群50 4、505及び制御回路506からなる第1論理回路502と、第2論理回路503とか ら構成される。第2論理回路503はさらに、データ線514、制御線515、論理サブ ブロック510~512及び制御回路513によって構成される。各論理ブロック510 ~512はそれぞれ、第3論理回路510a~512aと第4論理回路510b~512 bとに分けられる。勿論、論理ブロックの数やデータ線の構成は一例であって、これに限 られるわけではない。

[0039]

本発明の設計手法は、第1設計手順終了後に、第3設計手順として、制御回路513、デ ータ線5 1 4、制御線5 1 5、及び第3論理回路5 1 0 a ~ 5 1 2 a のレイアウト及びタ イミング検証を行う。例えば、各第3論理回路及び第4論理回路に含まれる素子数を見積 もることで、必要となるレイアウト面積を見積もることができる。これをもとに、制御回 路515、データ線514、制御線515、及び第1論理回路510a~512aのレイ アウトを作製する。次に、作製したレイアウトから抽出した容量と抵抗を用いて、タイミ ング検証を行う。ここでは、各論理ブロックへの入力直後のレジスタまでを考慮すること で、複数のサブブロックに関わる信号線であるデータ線514と制御線515が正常なタ イミングで動作することを検証することが目的である。その結果、正常動作が検証されれ ば、第3設計手順は終了する。動作不良が有る場合には、再度レイアウト及びタイミング 検証を行う。

[0040]

次に、第4設計手順では、各第4論理回路510b~512bのレイアウト及びタイミン グ検証を行う。本設計は、各第4論理回路毎に独立に行うことができる。レイアウトは、 第3 設計手順で作製したレイアウトに接続して作製する。タイミング検証は、第3設計手 順で検証したタイミングを維持して行う。その結果、正常動作が検証されれば、第4設計 手順は終了する。動作不良が有る場合には、該当する第4論理回路に対して再度レイアウ トとタイミング検証を行う。

[0041]

このように設計された半導体集積回路において、タイミングのずれによる動作不良が見つ かった場合には以下のような系統的な修正を行うことができる。

[0042]

第3レジスタ群に誤った値が格納される動作不良は、第3設計手順に戻って修正を行えば よい。この場合は複数の論理サブブロックのレイアウトに関わる場合がある。一方、第4 レジスタ群のみに誤った値が格納される動作不良は、該当する論理プロックの第4論理回 路に限定して第4設計手順を行えば良い。この場合、第1及び3設計手順の結果に変更を 与えず、該当する第3論理回路以外の部分にあらたな動作不良を生じさせることがないた め、局所的な修正が可能である。このように、まずは第3レジスタ群に関わる動作不良を 修正し、続いて第4レジスタ群に関わる動作不良を修正することで、系統的な修正を行う ことができる。その結果、設計期間の短縮を実現することが可能となる。

[0043] 本発明の設計手法によって作製される論理プロックのレイアウトは、第3論理回路と第4 論理回路とに分かれて配置されるため、第3論理回路のみ、あるいは第4論理回路のみを 自動配置配線ツール等によって再レイアウトするといった修正を容易に行うことができる 。このように、修正の及ぶ範囲で分類して、それぞれを分けて配置したレイアウトは、効 率良いレイアウト修正が可能であり好ましい。

【実施例2】

[0044]

第1段階の設計に起因する動作不良は、チップ全体に関わる修正である可能性が高いため 、タイミング検証の精度をあげることが重要である。第1段階の設計に起因する動作不良 を低減する回路構成として、論理プロックへの入力データを論理ゲートを介さずに直接第 1 レジスタ群に格納する構成例をあげることができる。

[0045]

そのような構成の論理プロックのプロック図を図6に示す。図において、論理プロック6 01は、入力データ606、入力制御信号607、出力データ608、出力制御信号60 9 からなる入出力信号と、第1レジスタ群604、制御回路605からなる第1論理回路 602と、第2論理回路603によって構成される。

[0 0 4 6]

図に示した論理ブロックの特徴は、入力データ606が直ちに第1レジスタ群に入力され る点である。このような構成とすることで、第1論理回路を単純な構成とし、かつ回路規 模を抑えることができるため、第1段階のタイミング検証の精度を向上することができる 。その結果、第1段階の設計に起因する動作不良を低減することができる。

[0047]

なお、本実施例は、実施例1に対しても適用することができる。つまり、論理サブプロッ クに対しても、入力データを直ちに第3レジスタ群に入力することは有効である。 【実施例3】

[0048]

第1段階の設計に起因する動作不良が見つかった場合に、その修正がチップ全体に及ぶケ ースを低減する回路構成として、論理プロック内の制御信号を他の論理プロックと独立と し、かつ、各論理ブロック内でタイミング調整が可能である構成例をあげることができる

[0049]

そのような構成の論理ブロックのブロック図を図7に示す。図7 (A) において、論理ブ ロック701は、入力データ706、入力制御信号707、出力データ708からなる入 出力信号と、第1レジスタ群704、制御回路705からなる第1論理回路702と、第 2論理回路703によって構成される。また、図7(B)は、側御回路705の構成を示 した例であり、入力制御信号707は、タイミング調整回路708、制御信号生成回路7 0.9、タイミング調整回路710を経て、出力される。例えば、タイミング調整回路70 8は、複数の論理プロック間のタイミングを整えるための回路、タイミング調整回路71 0は、論理プロック内部でのタイミングを整えるための回路、と考えることができる。こ れらのタイミング調整回路は、遅延回路などから構成される。

[0050]

図7に示した論理ブロックの特徴は、出力制御信号を有さないことと、制御回路705内 でタイミングを調整する機能を有することである。論理プロックから制御信号を出力しな いことで、制御信号の遅延の原因が複数のプロックにわたることがない構成とすることが できる。このような構成を実現するためには、他の論理プロックで生成した制御信号を使 用する論理プロックは、それを生成する論理回路を論理プロック内に複製すればよい。ま た、各論理プロック内でタイミングを調整可能とすることで、タイミング調整回路を修正 するだけで第1レジスタ群の動作不良を修正できる場合が生じる。

[0051]

その結果、修正が複数のプロックに及ぶ確率が低減され、第1レジスタ群を含む第1論理 回路の変更のみで不良を修正できる可能性が高くなる。

[0052]

なお、本実施例は、実施例1に対しても適用することができる。つまり、図5において、 各論理サブブロック510~512は出力制御信号を有さないことと、制御回路513内 でタイミングを調整する機能を有することは有効である。

[0053]

また、本実施例は、実施例2に対しても適用することが可能である。 【図面の簡単な説明】

[0054]

【図1】本発明の半導体集積回路を構成する論理プロックのプロック図。

【図2】従来の設計フローチャート。

【図3】本発明の設計フローチャート。


【図4】本発明の半導体集積回路のブロック図。

【図5】本発明の半導体集積回路を構成する論理プロックのプロック図。


【図6】本発明の半導体集積回路を構成する論理プロックのブロック図。

【図7】本発明の半導体集積回路を構成する論理プロックのプロック図。


【曹類名】図面 【図1】




[図2]



【図3】




[図4]




402a,403a,404a,405a:第1論理回路 402b,403b,404b,405b:第2論理回路







510a,511a,512a:第3論理回路510b,511b,512b:第4論理回路

【図6】









【魯類名】要約曹

【要約】

【課題】 論理回路の設計期間を短縮可能な設計手法を提供する。

【解決手段】 外部データ入力後の最初のラッチ動作で外部から値を書き込むことができ る第1レジスタ群、及び前記第1レジスタ群を制御する制御回路を含む第1論理回路と、 外部データ入力後の最初のラッチ動作で外部から値を書き込むことができない第2レジス 夕群、及び前記第1論理回路からの出力信号に基づき前記第2レジスタ群を制御する制御 回路を含む第2論理回路と、によって構成される論理プロックを複数個有する半導体集積 回路の設計を、前記論理プロック間の信号線と前記第1論理回路とからなる論理回路のレ イアウト及びタイミング検証を行う第1設計手順と、各論理プロック毎に、前記第2論理 回路のレイアウト及びタイミング検証を行なう第2設計手順と、の少なくとも2段階にわ けて行う。

【選択図】



特願2003-373514

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月17日 新規登録 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所